

\Box 玉 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 7月31日

出 願 Application Number:

特願2003-204739


[ST. 10/C]:

[J P 2 0 0 3 - 2 0 4 7 3 9]

出 願 人 Applicant(s):

富士通株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 9月







【書類名】

特許願

【整理番号】

0340376

【提出日】

平成15年 7月31日

【あて先】

特許庁長官 今井 康夫 殿

【国際特許分類】

H03K 19/0944

G11C 11/413

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

宮城 覚

【特許出願人】

【識別番号】

000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】

100099759

【弁理士】

【氏名又は名称】

青木 篤

【電話番号】

03-5470-1900

【選任した代理人】

【識別番号】

100092624

【弁理士】

【氏名又は名称】 鶴田 準一

【選任した代理人】

【識別番号】

100100871

【弁理士】

【氏名又は名称】 土屋 繁

【選任した代理人】

【識別番号】

100082898

【弁理士】

【氏名又は名称】 西山 雅也

【先の出願に基づく優先権主張】

【出願番号】

特願2002-295854

【出願日】

平成14年10月 9日

【手数料の表示】

【予納台帳番号】 209

209382

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0305916

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 実高電位電源線と疑似高電位電源線との間に接続された高閾値電圧のNチャネル型MIS電界効果トランジスタ、および、

低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のN チャネル型MIS電界効果トランジスタで構成された負荷回路を備え、

前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、該 負荷回路の第2の電源端子を実低電位電源線に接続することを特徴とする半導体 集積回路装置。

【請求項2】 請求項1に記載の半導体集積回路装置において、前記低閾値電圧のPチャネル型MIS電界効果トランジスタのバックゲートを前記疑似高電位電源線に接続すると共に、前記低閾値電圧のNチャネル型MIS電界効果トランジスタのバックゲートを前記実低電位電源線に接続することを特徴とする半導体集積回路装置。

【請求項3】 請求項1に記載の半導体集積回路装置において、さらに、

前記高閾値電圧のNチャネル型MIS電界効果トランジスタを制御する制御信号を受け取り、該制御信号の立ち上がり波形を緩やかに立ち上がるように整形する波形整形回路を備え、該波形整形回路の出力信号を前記高閾値電圧のNチャネル型MIS電界効果トランジスタのゲートに供給することを特徴とする半導体集積回路装置。

【請求項4】 実高電位電源線と疑似高電位電源線との間に接続され、緩やかに立ち上がる制御信号がゲートに入力されることにより制御される高閾値電圧のNチャネル型MIS電界効果トランジスタ、および、

低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のN チャネル型MIS電界効果トランジスタで構成された負荷回路を備え、

前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、該 負荷回路の第2の電源端子を実低電位電源線に接続することを特徴とする半導体 集積回路装置。 【請求項5】 第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、

低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2 導電型MIS電界効果トランジスタで構成された負荷回路、および、

前記高閾値電圧の第1導電型MIS電界効果トランジスタを制御する第1のレベルの制御信号を受け取り、該第1のレベルの制御信号を第2のレベルの制御信号を第2のレベルの制御信号に変換して該高閾値電圧の第1導電型MIS電界効果トランジスタのゲートに供給するレベル変換回路を備え、前記負荷回路の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2の電源端子を第2の実電源線に接続することを特徴とする半導体集積回路装置。

【請求項6】 請求項5に記載の半導体集積回路装置において、前記高閾値電圧の第1導電型MIS電界効果トランジスタおよび前記レベル変換回路はモジュール化されていることを特徴とする半導体集積回路装置。

【請求項7】 請求項5に記載の半導体集積回路装置において、さらに、

前記レベル変換回路の出力信号を受け取り、該レベル変換回路の出力信号の立ち上がり波形を緩やかに立ち上がるように整形する波形整形回路を備え、該波形整形回路の出力信号を前記高閾値電圧の第1導電型MIS電界効果トランジスタのゲートに供給することを特徴とする半導体集積回路装置。

【請求項8】 請求項5に記載の半導体集積回路装置において、前記レベル変換回路から前記高閾値電圧の第1導電型MIS電界効果トランジスタまでの信号配線線上を物理的にシールドすることを特徴とする半導体集積回路装置。

【請求項9】 第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、および、

低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2 導電型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路 の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2 の電源端子を第2の実電源線に接続し、且つ、前記第1の疑似電源線をチップの 外部に引き出したことを特徴とする半導体集積回路装置。

【請求項10】 第1の実電源線と第1の疑似電源線との間に接続された高

閾値電圧の第1導電型MIS電界効果トランジスタ、および、

低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2 導電型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路 の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2 の電源端子を第2の実電源線に接続し、且つ、前記第1の実電源線をチップの外 部に引き出したことを特徴とする半導体集積回路装置。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は半導体集積回路装置に関し、特に、待機時におけるリーク電流の低減を行うためのMT-CMOSで構成されたリーク電流遮断回路を有する半導体集積回路装置に関する。

[0002]

近年、携帯用電子機器の高速化および長時間バッテリ駆動の要求に応えるべく、半導体集積回路には高速動作を維持しつつ低消費電力化することが求められている。半導体集積回路は、低消費電力化のために電源電圧を下げると、それに伴って動作速度も低下するため、MOS電界効果トランジスタ(Metal-Oxide-Semi conductor Field Effect Transistor、或いは、より広くMIS電界効果トランジスタ(Metal-Insulation-Semiconductor Field Effect Transistor))の閾値電圧を低下させる必要がある。しかしながら、MOSトランジスタの閾値電圧を低下させると、リーク電流の増加が問題となってくる。そこで、従来、低閾値トランジスタの電源線と実際の電源線との間に高閾値トランジスタを接続することで電力制御を行うMTーCMOS(Multi-Threshold CMOS)技術が提供されている。

[0003]

しかしながら、従来のMT-CMOSで構成されたリーク電流遮断回路を有する半導体集積回路装置は、セルが複数の電源線を持つことによりレイアウト面積が増大したり、低閾値のMOSトランジスタ回路で既存のスタンダードセルを使用することができなかったり、一般的にトリプルウェルに比べコストの安いツイ

ンウェルプロセスを使用することができないといった問題があった。そこで、既存のスタンダードセルを使用すると共に、ツインウェルプロセスを使用し、且つ、レイアウト面積の増加を抑えることが可能な半導体集積回路装置の提供が要望されている。

[0004]

さらに、従来のMT-CMOSで構成されたリーク電流遮断回路を有する半導体集積回路装置において、一度に電源投入および切断する回路規模が大きくなると、そこでノイズが発生して近接する動作中の回路に誤動作を及ぼすといった問題も考えられ、マクロの電源投入および切断時のノイズを低く抑えて他の回路に誤作動を生じさせないようにした半導体集積回路装置の提供も要望されている。

[0005]

【従来の技術】

図1は従来のMT-CMOS技術を用いた半導体集積回路装置の例を概念的に 示す回路図であり、図1(a)~図1(f)は、従来のMT-CMOS技術を用 いた半導体集積回路装置の回路例を示している。図1(a)~図1(f)におい て、参照符号Q1A,Q1B,Q1DおよびQ1Eは高閾値電圧のPチャネル型 MOS電界効果トランジスタ(High-Vth PMOSFET:高閾値PMOSトランジスタ)、Q4A,Q4C,Q4DおよびQ4Fは高閾値電圧のNチャネル型MOS電 界効果トランジスタ(High-Vth NMOSFET:高閾値NMOSトランジスタ)、Q2 A, Q2B, Q2C, Q2D, Q2EおよびQ2Fは低閾値電圧のPチャネル型 MOS電界効果トランジスタ(Low-Vth PMOSFET:低閾値PMOSトランジスタ)、そして、Q3A, Q3B, Q3C, Q3D, Q3EおよびQ3Fは低閾値電 圧のNチャネル型MOS電界効果トランジスタ(Low-Vth NMOSFET:低閾値NM OSトランジスタ)を示している。また、参照符号VDDは実高電位電源線、V DDVは疑似高電位電源線、GNDは実低電位電源線、そして、GNDVは疑似 低電位電源線を示している。なお、図1(a)~図1(f)の半導体集積回路装 置において、負荷回路(論理回路、或いは、論理回路の一部)AA~AFは、そ れぞれ直列接続された1つの低閾値PMOSトランジスタおよび1つの低閾値N MOSトランジスタとして描かれているが、実際には様々な構成とされるのはい

うまでもない。

[0006]

図1(a)、図1(b)、図1(c)および図1(f)に示す回路では、低閾値PMOSトランジスタQ2A,Q2B,Q2CおよびQ2Fのバックゲートは実高電位電源線VDDに接続され、また、図1(a)、図1(b)、図1(c)および図1(e)に示す回路では、低閾値NMOSトランジスタQ3A,Q3B,Q3CおよびQ3Eのバックゲートは実低電位電源線GNDに接続されている。さらに、図1(d)および図1(e)に示す回路では、低閾値PMOSトランジスタQ2DおよびQ2Eのバックゲートは疑似高電位電源線VDDVに接続され、また、図1(d)および図1(f)に示す回路では、低閾値NMOSトランジスタQ3DおよびQ3Fのバックゲートは疑似低電位電源線GNDVに接続されている。

[0007]

図1(a)、図1(b)、図1(d)および図1(e)に示す回路では、実高電位電源線VDDと擬似高電位電源線VDDVとの間に高閾値PMOSトランジスタQ1A,Q1B,Q1DおよびQ1Eが設けられ、また、図1(a)、図1(c)、図1(d)および図1(f)に示す回路では、実低電位電源線GNDと擬似低電位電源線GNDVとの間に高閾値NMOSトランジスタQ4A,Q4C,Q4DおよびQ4Fが設けられている。なお、図1(c)および図1(f)に示す回路では、擬似高電位電源線(VDDV)および高閾値PMOSトランジスタは設けられておらず、また、図1(b)および図1(e)に示す回路では、擬似低電位電源線(GNDV)および高閾値NMOSトランジスタは設けられていない。

[0008]

なお、高閾値PMOSトランジスタQ1A,Q1B,Q1DおよびQ1Eのゲートには電力制御線/PCNTを介して制御信号(/PCNT)が供給され、また、高閾値NMOSトランジスタQ4A,Q4C,Q4DおよびQ4Fのゲートには電力制御線PCNTを介して電力制御信号(PCNT)が供給され、例えば、スタンバイ時におけるリーク電流を低減するようになっている。

[0009]

従来、図1 (a) ~図1 (f) に示すようなMT-CMOS技術を用いた半導体集積回路装置が提案されている(例えば、特許文献1および特許文献2参照)

[0010]

すなわち、従来のMT-CMOS技術を用いた半導体集積回路装置は、実高電位電源線VDDと擬似高電位電源線VDDVとの間に高閾値PMOSトランジスタを設け、および/または、実低電位電源線GNDと擬似低電位電源線GNDVとの間に高閾値NMOSトランジスタを設けると共に、低閾値PMOSトランジスタのバックゲートを実高電位電源線VDDに接続し、および/または、低閾値NMOSトランジスタのバックゲートは実低電位電源線GNDに接続するようになっている。

$[0\ 0\ 1\ 1]$

図 2 は図 1 に示す半導体集積回路装置の一例(図 1 (a) に示す半導体集積回路装置)のレイアウトを示す図である。ここで、図 2 (a) および図 2 (b) は、それぞれ図 1 (a) の半導体集積回路装置のレイアウトを示すものである。

$[0\ 0\ 1\ 2\]$

まず、図 2 (a)に示すレイアウトは、高閾値 PMOSトランジスタQ 1A、低閾値 PMOSトランジスタQ 2A、低閾値 PMOSトランジスタQ 3A および 高閾値 PMOSトランジスタQ 4A を 1 つのセルとして構成している。

[0013]

また、図2(b)に示すレイアウトは、セル部分を低閾値MOSトランジスタのみで構成し、各電源線に接続される高閾値トランジスタは別の場所にまとめて配置している。すなわち、低閾値PMOSトランジスタQ2Aおよび低閾値NMOSトランジスタQ3Aを1つのセルとして構成し、実高電位電源線VDDと擬似高電位電源線VDDVとの間の高閾値PMOSトランジスタQ1A並びに実低電位電源線GNDVとの間の高閾値NMOSトランジスタQ4Aをセルとは別の場所に配置するようになっている。

$[0\ 0\ 1\ 4]$

ここで、図2 (a) および図2 (b) において、参照符号BG1A~BG4A は、それぞれトランジスタQ1A~Q4Aにおけるバックゲートを示している。

[0015]

ところで、一般的に、トランジスタのバックゲートはウェル電位を安定させるために各セルの近傍にあるのが望ましい。図2(a)および図2(b)に示すレイアウトでは、セルとして構成された低閾値PMOSトランジスタQ2Aおよび低閾値NMOSトランジスタQ3AのバックゲートBG2AおよびBG3Aは、それぞれ実高電位電源線VDDおよび実低電位電源線GNDに接続する必要があり、従って、セルには実高電位電源線VDD、擬似高電位電源線VDDV、擬似低電位電源線GNDVおよび実低電位電源線GNDの合計4つの電源配線が必要になる。なお、前述した図1(b)および図1(c)の半導体集積回路装置のレイアウトを考えた場合にも、セルには3つの電源線(図1(b):VDD、VDDV、GNDV、図1(c):VDDV,GNDV,GND)が必要になる。

[0016]

図3は図1に示す半導体集積回路装置の一例の製造プロセスを説明するための模式的な断面図であり、図1 (a) の半導体集積回路装置の製造プロセスを示すものである。

$[0\ 0\ 1\ 7]$

図3に示されるように、上述した図1 (a) の半導体集積回路装置は、ツインウェルにより構成することが可能である。なお、図1 (b) および図1 (c) の半導体集積回路装置も、同様にツインウェルにより構成することが可能である。

[0018]

図4は図1に示す半導体集積回路装置の他の例のレイアウトを示す図であり、図1 (d)に示す半導体集積回路装置のレイアウトを示すものである。なお、図4において、参照符号BG2DおよびBG3Dは、それぞれトランジスタQ2DおよびQ3Dにおけるバックゲートを示している。

[0019]

図4に示されるように、図1 (d)に示す半導体集積回路装置は、図2 (b)と同様に、低閾値PMOSトランジスタQ2Dおよび低閾値NMOSトランジス

タQ3Dを1つのセルとして構成し、実高電位電源線VDDと擬似高電位電源線VDDVとの間の高閾値PMOSトランジスタQ1D並びに実低電位電源線GNDVとの間の高閾値NMOSトランジスタQ4Dをセルとは別の場所に配置するようになっている。ただし、図1(d)に示す半導体集積回路装置では、低閾値PMOSトランジスタQ2Dおよび低閾値NMOSトランジスタQ3DのバックゲートBG2DおよびBG3Dはそれぞれ擬似高電位電源線VDDVおよび疑似低電位電源線GNDVに接続すればよいため、セルには擬似高電位電源線VDDVおよび擬似低電位電源線GNDVの2つの電源配線だけを配線すればよい。

[0020]

なお、前述した図1 (e) および図1 (f) の半導体集積回路装置のレイアウトを考えた場合もセルの構成は同じである。ただし、図1 (e) の半導体集積回路装置では2つの電源配線が擬似高電位電源線VDDVと実低電位電源線GNDとなり、また、図1 (f) の半導体集積回路装置では2つの電源配線が実高電位電源線VDDと疑似低電位電源線GNDVとなる。

[0021]

図5は図1に示す半導体集積回路装置の他の例の製造プロセスを説明するための模式な断面図であり、図1 (d) の半導体集積回路装置の製造プロセスを示すものである。ここで、図5 (a) および図5 (b) は、それぞれ図1 (d) の半導体集積回路装置の製造プロセスを示しているが、図5 (a) はツインウェル構造としたものを示し、また、図5 (b) はトリプルウェル構造としたものを示している。

[0022]

図5 (a) に示されるように、図1 (d) の半導体集積回路装置をツインウェル構造としたものでは、高閾値NMOSトランジスタQ4Dと低閾値NMOSトランジスタQ3Dのバックゲート(Pチャネル型ウェル:P-well)がそれぞれ実低電位電源線GNDと擬似低電位電源線GNDVに接続されるが、基板(P型シリコン基板)を介してショートしてしまうことになる。すなわち、高閾値NMOSトランジスタQ4Dのバックゲート(Pチャネル型ウェル)は、P型シ

リコン基板を介して低閾値NMOSトランジスタQ3Dのバックゲート(Pチャネル型ウェル)に電気的に接続されることになり、実低電位電源線GNDと擬似低電位電源線GNDVとがショートすることになる。なお、この実低電位電源線GNDと擬似低電位電源線GNDVとがショートするという問題は、図1(f)の半導体集積回路装置においても生じることである。

[0023]

また、図5(a)に示されるように、図1(d)の半導体集積回路装置をツインウェル構造としたものでは、高閾値PMOSトランジスタQ1Dと低閾値PMOSトランジスタQ2Dのバックゲート(Nチャネル型ウェル:N-well)がそれぞれ実高電位電源線VDDと擬似高電位電源線VDDVに接続されるが、この場合には、Nチャネル型ウェル(高閾値PMOSトランジスタQ1Dのバックゲートおよび低閾値PMOSトランジスタQ2Dのバックゲート)による分離で実高電位電源線VDDと擬似高電位電源線VDDVとのショートは回避される。なお、この高閾値PMOSトランジスタのバックゲートと低閾値PMOSトランジスタのバックゲートがNチャネル型ウェルで分離され、実高電位電源線VDDと擬似高電位電源線VDDVとのショートが回避されるのは、図1(e)の半導体集積回路装置においても同様である。

[0024]

これに対して、図5 (b)から明らかなように、図1 (d)の半導体集積回路装置をトリプルウェル構造としたものでは、高閾値NMOSトランジスタのバックゲートと低閾値NMOSトランジスタのバックゲート、および、高閾値PMOSトランジスタのバックゲートは以にショートすることなく形成される。これは、図1 (e)および図1 (f)の半導体集積回路装置でも同様である。

[0025]

また、関連技術として、低閾値トランジスタで構成されたマクロの周りに配置された複数の高閾値トランジスタで構成される電源スイッチを、時間差を付けてオン・オフすることで、同一電源に接続される他のマクロへのノイズを低減するようにしたリーク電流遮断回路を有する半導体集積回路が提案されている(例え

ば、特許文献3参照)。

[0026]

さらに、従来、周辺回路の電源線にオン・オフ切り換えスイッチを設けてオフリーク電流を低減しようとする場合、スイッチの切り換え時に発生する電源ノイズによってメモリセルのデータが破壊されるのを防止するようにした半導体記憶装置も提案されている(例えば、特許文献4参照)。

[0027]

【特許文献1】

特開平7-212217号公報(図1、図5等)

【特許文献2】

特開平5-210976号公報(図1、図3、図5、図7等)

【特許文献3】

特願2002-092801号(全体)

【特許文献4】

特開2000-298987号公報(全体)

[0028]

【発明が解決しようとする課題】

上述したように、例えば、図1(a)、図1(b)および図1(c)に示す従来の半導体集積回路装置においては、セルが複数の電源線(VDD, VDDV, GND, GNDV)を持つことによるレイアウト面積の増大や、低閾値のMOSトランジスタ回路で既存のスタンダードセルが使用できないといった問題がある

[0029]

また、例えば、図1(d)および図1(f)に示す従来の半導体集積回路装置においては、一般的にトリプルウェルに比べてコストの安いツインウェルの製造プロセス(ツインウェル構造)を適用することができないといった問題がある。さらに、図1(e)に示す従来の半導体集積回路装置においては、Pチャネル型MOSトランジスタ(PMOSトランジスタ)で電源スイッチ(MT-CMOSスイッチ)を構成すると、キャリアが正孔であるため、キャリアが電子であるN

チャネル型に比べてキャリアの移動度が小さく、電源スイッチにおける電圧ドロップを所定値以下にしようとすると、PMOSトランジスタ幅が増えてレイアウト面積が増加するといった問題もある。

[0030]

ところで、近年、上述したうようなMT-CMOS技術を用いた半導体集積回路装置においても高機能化および大容量化が進められ、回路規模が大きくなって来ることが考えられる。このように、一度に電源投入および切断する回路規模が大きくなると、di/dt(時間当たりの電流変化)が大きくなってノイズ源となり、近接した動作中の回路に誤動作を及ぼすといった課題も生じている。

$[0\ 0\ 3\ 1]$

本発明は、上述した従来の半導体集積回路装置が有する課題に鑑み、既存のスタンダードセルを使用すると共に、ツインウェル構造を適用し、且つ、レイアウト面積の増加を抑えることのできる半導体集積回路装置の提供を目的とする。さらに、本発明は、マクロの電源投入および切断時のノイズを低く抑えて他の回路に誤作動を生じさせないようにした半導体集積回路装置の提供も目的とする。

[0032]

【課題を解決するための手段】

本発明の第1の形態によれば、実高電位電源線と疑似高電位電源線との間に接続された高閾値電圧のNチャネル型MIS電界効果トランジスタ、および、低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のNチャネル型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、該負荷回路の第2の電源端子を実低電位電源線に接続することを特徴とする半導体集積回路装置が提供される。

[0033]

本発明の第1の形態に係る半導体集積回路装置によれば、高閾値電圧のNチャネル型MIS電界効果トランジスタは実高電位電源線と疑似高電位電源線との間に接続され、また、負荷回路は低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のNチャネル型MIS電界効果トランジスタで構成され

ている。そして、負荷回路の第1の電源端子は疑似高電位電源線に接続され、負荷回路の第2の電源端子は実低電位電源線に接続される。

[0034]

これにより、既存のスタンダードセルを使用すると共に、ツインウェル構造を 適用し、且つ、レイアウト面積の増加を抑えることのできる半導体集積回路装置 を構成することができる。

[0035]

ここで、半導体集積回路装置は、例えば、さらに、高閾値電圧のNチャネル型MIS電界効果トランジスタを制御する制御信号を受け取り、該制御信号の立ち上がり波形を緩やかに立ち上がるように整形する波形整形回路を備える。この緩やかに立ち上がる波形の波形整形回路の出力信号を高閾値電圧のNチャネル型MIS電界効果トランジスタのゲートに供給することにより、マクロの電源投入および切断時のノイズを低く抑えて他の回路に誤作動を生じさせないようにすることができる。

[0036]

本発明の第2の形態によれば、実高電位電源線と疑似高電位電源線との間に接続され、緩やかに立ち上がる制御信号がゲートに入力されることにより制御される高閾値電圧のNチャネル型MIS電界効果トランジスタ、および、低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のNチャネル型MIS電界効果トランジスタおよび低閾値電圧のNチャネル型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、該負荷回路の第2の電源端子を実低電位電源線に接続することを特徴とする半導体集積回路装置が提供される。

[0037]

本発明の第3の形態によれば、第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2導電型MIS電界効果トランジスタで構成された負荷回路、および、前記高閾値電圧の第1導電型MIS電界効果トランジスタを制御する第1のレベルの制御信号を受け取り、該

第1のレベルの制御信号を第2のレベルの制御信号に変換して該高閾値電圧の第 1導電型MIS電界効果トランジスタのゲートに供給するレベル変換回路を備え 、前記負荷回路の第1の電源端子を前記第1の疑似電源線に接続すると共に、該 負荷回路の第2の電源端子を第2の実電源線に接続することを特徴とする半導体 集積回路装置が提供される。

[0038]

本発明の第4の形態によれば、第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、および、低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2導電型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2の電源端子を第2の実電源線に接続し、且つ、前記第1の疑似電源線をチップの外部に引き出したことを特徴とする半導体集積回路装置が提供される。

[0039]

本発明の第5の形態によれば、第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、および、低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2導電型MIS電界効果トランジスタおよび低閾値電圧の第2導電型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2の電源端子を第2の実電源線に接続し、且つ、前記第1の実電源線をチップの外部に引き出したことを特徴とする半導体集積回路装置が提供される。

$[0\ 0\ 4\ 0]$

【発明の実施の形態】

以下、本発明に係る半導体集積回路装置の実施例を、添付図面を参照して詳述 する。

[0041]

図6は本発明に係る半導体集積回路装置の第1実施例を概念的に示す回路図である。また、図7は図6に示す半導体集積回路装置のレイアウトを示す図である。さらに、図8は図6に示す半導体集積回路装置の製造プロセスを説明するため

の模式的な断面図であり、ツインウェル構造としたものを示している。

[0042]

図6~図8において、参照符号Q1は高閾値電圧のNチャネル型MOS電界効果トランジスタ(High-Vth NMOSFET:高閾値NMOSトランジスタ)、Q2およびQ3は低閾値電圧のPチャネル型MOS電界効果トランジスタ(Low-Vth PMOSFET:低閾値PMOSトランジスタ)、そして、Q4およびQ5は低閾値電圧のNチャネル型MOS電界効果トランジスタ(Low-Vth NMOSFET:低閾値NMOSトランジスタ)を示している。また、参照符号VDDは実高電位電源線、VDDVは疑似高電位電源線、そして、GNDは実低電位電源線を示している。なお、図6の半導体集積回路装置において、負荷回路(論理回路、或いは、論理回路の一部)Aは、2つの低閾値PMOSトランジスタQ2,Q3および2つの低閾値NMOSトランジスタQ4,Q5により描かれているが、実際には様々な構成とされるのはいうまでもない。ここで、実高電位電源線VDDには、例えば、0.7 Vの電源電圧が印加される。

[0043]

図6に示されるように、実高電位電源線VDDと疑似高電位電源線VDDVとの間には高閾値NMOSトランジスタQ1が設けられ、この疑似高電位電源線VDDVと実低電位電源線GNDとの間に負荷回路(セル)Aが設けられるようになっている。負荷回路Aは、並列接続された低閾値PMOSトランジスタQ2,Q3および直列接続された低閾値NMOSトランジスタQ4,Q5を備えている。すなわち、低閾値PMOSトランジスタQ2およびQ3のソースは疑似高電位電源線VDDVに共通接続され、低閾値PMOSトランジスタQ2およびQ3の共通接続されたドレインと低閾値NMOSトランジスタQ4のドレインが接続されている。さらに、低閾値NMOSトランジスタQ4のソースは低閾値NMOSトランジスタQ5のドレインに接続され、そして、低閾値NMOSトランジスタQ5のソースは医し電源線GNDに接続されている。

[0044]

本実施例の半導体集積回路装置において、低閾値PMOSトランジスタQ2およびQ3のバックゲートは疑似高電位電源線VDDVに接続され、また、低閾値

NMOSトランジスタQ4およびQ5のバックゲートは実低電位電源線GNDに接続されている。ここで、高閾値NMOSトランジスタQ1のバックゲートは、 実低電位電源線GNDに接続されている。なお、高閾値PMOSトランジスタQ 1のゲートには電力制御線PCNTを介して電力制御信号(PCNT)が供給され、例えば、スタンバイ時におけるリーク電流を低減するようになっている。

[0045]

本実施例の半導体集積回路装置においては、高閾値NMOSトランジスタQ1のバックゲートは実低電位電源線GNDに接続され、また、低閾値NMOSトランジスタQ4およびQ5のバックゲートは実低電位電源線GNDに接続され、そして、低閾値PMOSトランジスタQ2およびQ3のバックゲートは疑似高電位電源線VDDVに接続されるようになっている。すなわち、低閾値PMOSトランジスタQ2およびQ3のバックゲートは、前述した図1(d)および図1(e)と同様に疑似高電位電源線VDDVに接続されるが、図8に示されるように、低閾値PMOSトランジスタQ2およびQ3のNチャネル型ウェルにより分離されるため、ツインウェル構造として構成した場合でも他のバックゲートとの基板経由のショートは生じることがない。

[0046]

また、図7に示されるように、低閾値PMOSトランジスタQ2およびQ3のソースおよびバックゲートは疑似高電位電源線VDDVにのみ接続され、また、低閾値NMOSトランジスタQ4およびQ5のソースおよびバックゲートは実低電位電源線GNDにのみに接続されるため、既存のスタンダードセルを使用することができる。さらに、電源スイッチを高閾値NMOSトランジスタQ1で構成しているため、Pチャネル型NMOSトランジスタで構成した場合に比べてレイアウト面積を小さくすることが可能になる。

[0047]

ここで、本実施例の半導体集積回路装置において、電源スイッチのトランジスタは、従来(例えば、図1 (b) の半導体集積回路装置)とは異なり、高閾値NMOSトランジスタQ1により構成されているため、電力制御信号(PCNT)としては、ソース側の電位(VDDV)+トランジスタQ1の閾値電圧(Vth(Q

1)) 以上の電圧を与えないとオンしないため、例えば、『0 V』および『3 V (或いは、3.3 V)』の電圧を与える。すなわち、電力制御信号(PCNT)として0 Vを与えた場合は、トランジスタQ1がオフとなって低閾値トランジスタのリーク電流が遮断され、また、電力制御信号(PCNT)として3 Vを与えた場合は、トランジスタQ1がオンとなって実高電位電源線 VDDと擬似高電位電源線 VDD Vが導通して負荷回路が動作可能になる。

[0048]

図7に示されるように、本実施例の半導体集積回路装置のレイアウトにおいて、セルは低閾値PMOSトランジスタQ2, Q3および低閾値NMOSトランジスタQ4, Q5並びにバックゲートBG2およびBG3で構成され、また、電源も擬似高電位電源線VDDVと実低電位電源線GNDのみでよいため、従来のスタンダードセルをそのまま使用することができる。複数のセル(セル1~セルN)は、電源を接続する形で一列に配置されて回路を構成するが、この列は複数列あってもかまわない。

[0049]

さらに、図7に示されるように、電源スイッチとなる高閾値NMOSトランジスタQ1およびそのバックゲートBG1は、1個所にまとめて最適なレイアウトサイズで形成することができ、また、トランジスタQ1は回路に流れるピーク電流値によっては数cm~数+cmのトランジスタ幅を持たせる場合も考えられるので、複数のトランジスタに分割して実現することもできる。

[0050]

なお、図8から明らかなように、本実施例の半導体集積回路装置は、ツインウェル構造でも、前述した図1 (d) および図1 (f) に示す従来の半導体集積回路装置のように、別ノードのバックゲート同士が基板経由でショートすることがなく、高価なトリプルウェルプロセスを採用しなくても実現することができる。

[0051]

図9は半導体集積回路装置における電源スイッチ部の構成を説明するための回路図であり、図9(a)は上述した本発明に係る半導体集積回路装置の第1実施例を示すもので電源スイッチにNチャネル型MOSトランジスタ(高閾値NMO

SトランジスタQ1)を用いたもの、図9(b)は従来の半導体集積回路装置で電源スイッチにPチャネル型MOSトランジスタ(例えば、図1(b)の半導体集積回路装置:高閾値PMOSトランジスタQ1B)を用いたもの、そして、図9(c)は電源スイッチがオンした場合と等価な抵抗Rdropに置き換えたものを示している。

[0052]

[0053]

設計時においては、回路にピーク電流 I peakが流れる場合には、電源スイッチにおける許容電圧ドロップ値を仕様として決めておく必要があり、負荷回路はワーストケースの電源ドロップが発生しても動作保証できるように設計される。ここで、実高電位電源線 V D D の電圧を 0.7 V とした場合、電源スイッチにおける許容電圧ドロップを 1%以下と規定したとき、擬似高電位電源線 V D D V のワーストの電圧は約 0.693 V となる。

[0054]

このとき、図9(a)における電力制御信号(PCNT)が3V、また、図9(b)における電力制御信号(PCNT)が-2.6 Vの場合に、それぞれのトランジスタ(Q1N, Q1P)がオンとなってピーク電流 I peakが流れることを考えると、トランジスタQ1NおよびQ1Pは図9(c)のような等価な抵抗R dropに置き換えることができる。図9(a)と図9(b)とを比較すると、同じピーク電流 I peakを流すためには、それぞれのトランジスタのオン抵抗を調整するためにトランジスタ幅Wp, Wn を最適にする必要がある。このトランジスタ幅Wp, Wn は、チップ全体の消費電流によっては数cm~数十cmにもする必要があり、チップサイズに大きな影響がある。

[0055]

ところで、正孔をキャリアとするPMOSトランジスタは、移動度の高い電子をキャリアとするNMOSトランジスタに比べてより大きいトランジスタ幅Wpが必要となる。具体的に、例えば、SPICEシミュレーションでも、PMOSトランジスタは、NMOSトランジスタに比べて約3倍のトランジスタ幅が必要という結果になった。従って、従来のようにPMOSトランジスタのみで電源スイッチを構成すると、Nチャネル型のみで構成した場合に比べてレイアウト面積が増大するとになる。さらに、PMOSトランジスタの場合は、オンするために通常使わない負の電圧を与える必要があるが、NMOSトランジスタの場合は一般に使われる3Vインターフェースでよいことになる。

[0056]

図10は本発明に係る半導体集積回路装置の第2実施例を概略的に示すブロック回路図である。

[0057]

図10に示されるように、本第2実施例の半導体集積回路装置は、制御信号(電源投入および切断を制御する信号)MTCNTを、波形整形回路101を介して高閾値NMOSトランジスタ(電源スイッチ:MT-CMOSスイッチ)Q1のゲートに供給するようになっている。すなわち、制御信号MTCNTは、波形整形回路101によって、立ち上がり波形が緩やかに立ち上がるように整形され、その緩やかな立ち上がり波形の波形整形回路101の出力信号が高閾値NMOSトランジスタQ1のゲートに供給される。ここで、高閾値NMOSトランジスタQ1は、ソースフォロアとなっているため、そのソースを介して供給される疑似高電位電源線VDDVの電圧も緩やかに立ち上がることになる。ここで、制御信号MTCNTは、例えば、3 Vインターフェースの信号であり、波形整形回路101に印加される電源電圧(VDD1)は、例えば、3 Vであり、そして、高閾値NMOSトランジスタQ1のドレインに印加される電圧VDD2(VDD)は、例えば、1.8 Vである。

[0058]

これにより、例えば、負荷回路Aの回路規模が大きくて電源オン時における電

流の変化が大きい場合でも、疑似高電位電源線VDDVの電圧が緩やかに立ち上がるため、di/dt(時間当たりの電流変化)は小さく抑えられることになり、ノイズの発生が抑制される。すなわち、負荷回路Aの電源オン時においても、負荷回路Aの電源電圧(VDDV)は緩やかに立ち上がる(鈍る)ため、例えば、負荷回路Aに隣接する別の電源系の動作中の回路Bに対するノイズの影響を低減することが可能になる。

[0059]

また、制御信号MTCNTは、内部または外部から入力することが可能である。内部の場合は、ロジック回路で論理演算を行った後、制御信号が生成される。ロジック回路は、一般的にスタンダードセル、ゲートアレイ等で構成され、ドライブ可能な負荷以内に設計されるため、ナノ秒オーダーのスルーレートしか期待できない。また、外部の場合は、I/Oバッファを通過するため、これもナノ秒オーダーのスルーレートである。ノイズ対策を考えると、スイッチングされる回路規模にもよるが、通常、マイクロ秒或いはミリ秒オーダーが必要となってくる。よって、波形整形を行う回路がLSI内部に必要となる。

[0060]

図11は本発明に係る半導体集積回路装置の第3実施例を概略的に示すブロック回路図あり、図11(a)は電源スイッチ(MT-CMOSスイッチ)として高閾値NMOSトランジスタQ1Nを適用したものを示し、また、図11(b)は電源スイッチとして高閾値PMOSトランジスタQ1Pを適用したものを示す。なお、図11(a)および図11(b)において、制御信号MTCNTは、例えば、1.8Vインターフェースの信号であり、レベル変換回路102に印加される電源電圧(VDD1)は、例えば、3Vであり、そして、高閾値NMOSトランジスタQ1Nのドレイン(高閾値PMOSトランジスタQ1Pのソース)に印加される電圧VDD2は、例えば、1.8Vである。

$[0\ 0\ 6\ 1]$

図11(a)或いは図11(b)に示されるように、本第3実施例の半導体集積回路装置は、例えば、1.8 Vインターフェースレベル(低閾値電圧のトランジスタで構成される負荷回路Aと同じインターフェースレベル)の制御信号MT

CNT (ノードN1)をレベル変換回路102で3V系の信号レベルに変換(昇圧:ノードN2)して高閾値NMOSトランジスタQ1N或いは高閾値PMOSトランジスタQ1Pのゲートに供給するようになっている。ここで、図11(a)に示されるように、レベル変換回路102および電源スイッチ(高閾値NMOSトランジスタ)Q1Nはモジュール(MT-CMOSセル)100として構成され、或いは、図11(b)に示されるように、レベル変換回路102および電源スイッチ(高閾値PMOSトランジスタ)Q1Pはモジュール100として構成されており、例えば、3V系の信号レベルに変換されたレベル変換回路102の出力信号による隣接回路等への悪影響を低減するようになっている。

[0062]

すなわち、例えば、電源スイッチQ1N (Q1P) のゲートに供給される信号は、通常のトランジスタの信号よりも高い電圧となっており、電圧レベルの異なる信号線が隣り合ったり、交差し合うのはクロストークやノイズの観点から好ましくない。そこで、レベル変換回路102および電源スイッチQ1N (Q1P)をモジュール化することで、高電圧信号(レベル変換回路102の出力信号)をモジュール中に閉じ込めて、クロストークやノイズの発生を低減するようになっている。

[0063]

図12は図11に示す第3実施例を適用した半導体集積回路装置の構成例を概略的に示す図である。ここで、レベル変換回路102に印加される電源電圧(VDD1)は、例えば、3Vであり、また、制御回路200、レベル変換回路102および電源スイッチQ1のドレインに印加される電源電圧(VDD2)は、例えば、1.8Vである。

$[0\ 0\ 6\ 4]$

図12に示されるように、制御回路200から出力された1.8V系の信号レベルの制御信号MTCNTは、モジュール100におけるレベル変換回路102で3V系の信号にレベル変換されて電源スイッチ(高閾値NMOSトランジスタ)Q1のゲートに供給される。このように、レベル変換回路102および電源スイッチQ1をモジュール100として構成することで、モジュール100に与え

る制御信号MTCNTは、内部ロジック電源(例えば、1.8 V)と同じインターフェースレベルの信号とすることができ、チップ内の任意の位置に配置可能とすることができる。そして、低電圧信号線は通常通りマクロ間(例えば、制御回路200(マクロ1)や負荷回路300(マクロ2))に配線すればよく、高電圧信号線(ノードN2)の影響を受け難くすることができる。

[0065]

図13は本発明に係る半導体集積回路装置の第4実施例を概略的に示すブロック回路図である。

[0066]

図13に示されるように、本第4実施例の半導体集積回路装置は、上述した波形整形回路101およびレベル変換回路102の両方を備えるものであり、レベル変換回路102によりモジュール100に与える制御信号MTCNTとして内部ロジック電源(例えば、1.8V)と同じインターフェースレベルの信号を使用可能とすると共に、高電圧信号線(ノードN2')の影響を受け難くし、且つ、波形整形回路101により負荷回路Aの疑似高電位電源線VDDVの電圧を緩やかに立ち上げて(鈍らせて)ノイズの発生を抑制するようになっている。

[0067]

図14は本発明に係る半導体集積回路装置の第5実施例を概略的に示すブロック回路図であり、図15は図14に示す半導体集積回路装置を説明するためのチップ配線層の断面図である。図15において、参照符号SBは半導体基板、WL1~WL7は配線層、そして、IL1~IL6は絶縁層を示している。

[0068]

本第5実施例の半導体集積回路装置は、上述した図12に示す第3実施例の半導体集積回路装置において、レベル変換回路102の出力である高電位インターフェース(3Vインターフェース)の信号配線LHを有するモジュール100の上方にシールド層110を設け、そのシールド層110の上方に内部ロジック電源と同じインターフェース(1.8Vインターフェース)の信号配線LLを設けている。

[0069]

すなわち、図14および図15に示されるように、例えば、配線層WL1~WL3をトランジスタ回路の配線に使用し、配線層WL4を3Vインターフェースの信号配線LHとして使用し、配線層WL5を電源VDD,VSS等の配線に使用する場合、3Vインターフェースの信号配線LHを有するモジュール100の上方の配線層WL6をシールド層110として接地(接地点110a)し、その配線層WL6の上方の配線層L7に1.8Vインターフェースの信号配線LLを設けるようになっている。

[0070]

この本第5実施例の半導体集積回路装置によれば、1.8 Vインターフェースの信号配線LLは、シールド層110(配線層WL6)により3 Vインターフェースの信号配線LHからシールドされ、3 Vインターフェースの信号配線LHによるノイズの影響を低減することができる。

[0071]

図16は本発明に係る半導体集積回路装置の第6実施例を概略的に示す回路図である。

[0072]

図16に示されるように、本第6実施例の半導体集積回路装置は、低閾値PMOSトランジスタ(Low-Vth PMOSFET)M1, M3および低閾値NMOSトランジスタ(Low-Vth NMOSFET)M2, M4より成る2段のインバータで構成されるバッファ103、高閾値PMOSトランジスタ(High-Vth PMOSFET)M5, M7および高閾値NMOSトランジスタ(High-Vth NMOSFET)M6, M8を有するレベル変換回路102、高閾値PMOSトランジスタM9, M11, M14~M121および高閾値NMOSトランジスタM10, M12, M13, M22を有する波形整形回路101、および、電源スイッチQ1を備えている。

[0073]

ここで、バッファ 1 0 3 における低閾値 P M O S トランジス p M 1 および M 3 のソースが接続される電源電圧 V D D 2 は、例えば、1 . 3 V (或いは、1 . 8 V)であり、一方、レベル変換回路 1 0 2 の高閾値 P M O S トランジス p M p のソース並びに波形整形回路 p 1 p 0 p 1 の高閾値 p M O S トランジス p M p 1 p 1 p 1 p 2 p 3 p 4 p 4 p 5 p 2 p 4 p 5 p 4 p 5 p 4 p 5 p 6 p 6 p 6 p 6 p 6 p 6 p 6 p 6 p 7 p 7 p 7 p 7 p 7 p 7 p 8 p 9 p 7 p 9

M16, M17のソースおよび高閾値NMOSトランジスタM13のドレインが接続される電源電圧VDD1は、例えば、2.5 V(或いは、3 V)である。また、波形整形回路101の最終段の高閾値PMOSトランジスタM17~M21は、ゲート長(トランジスタ長)を長く、ゲート幅を短く、さらに、複数個(図16では5個)直列に接続することで、オン抵抗を増大して出力信号(ノードN2)の立ち上がり波形を鈍らせるようになっている。

[0074]

このように、本第6実施例の半導体集積回路装置は、波形整形回路101の最終段の高閾値PMOSトランジスタM17~M21を直列接続することでオン抵抗を増大して出力波形を鈍らせるようになっているため、後述するディジタル/アナログ変換器(D/Aコンバータ)を用いた波形整形回路に比べてトランジスタ数を少なくして回路規模を小さくすると共に、制御も簡単に行うことができる

[0075]

図17は図16に示す半導体集積回路装置の動作を説明するための図である。なお、図17では、制御信号MTCNTは1.3 V系の信号であり、波形整形回路101の出力信号(ノードN2)は2.5 V系の信号である。また、擬似高電位電源線VDDVの電圧が約1.2 Vなのは電圧ドロップに依るものである。

[0076]

図17から明らかなように、図16に示す半導体集積回路装置によれば、波形整形回路101の出力信号(N2)の波形は、制御信号MTCNTの立ち上がり波形に対して緩やかに立ち上がり、この緩やかに立ち上がる信号波形(N3)をゲートで受ける電源スイッチ(MT-CMOSスイッチ)Q1のソースフォロアにより、擬似高電位電源線VDDVの電圧も緩やかに立ち上がる。これにより、例えば、負荷回路(A)の回路規模が大きくて電源オン時における電流の変化が大きい場合でも、di/dt(時間当たりの電流変化)は小さく抑えられることになり、ノイズの発生が抑制される。

[0077]

図18は本発明に係る半導体集積回路装置の第7実施例を概略的に示すブロッ

ク回路図である。

[0078]

図18に示されるように、本第7実施例の半導体集積回路装置は、波形整形回路101を、例えば、nビットの制御信号 [n:1] で出力電圧 (J-FN2)を制御するD/Aコンバータで構成することにより、波形の鈍りの制御を容易にすると共に、大きく鈍らせることができるようになっている。すなわち、波形整形回路101を、例えば、図16に示すようなトランジスタのサイズおよび数を調整して構成しようとすると、十分な鈍り波形を得ることが難しいが、本第7実施例のようにD/Aコンバータで構成すると、波形整形回路101の出力波形(J-FN2)はステップ電圧となるが、十分に鈍らせることが可能になる。さらに、本第7実施例の半導体集積回路装置によれば、波形整形回路101の出力波形はプログラマブルに調整することができるため、例えば、半導体集積回路装置 (LSI) の評価後に傾きを最適な値に変更することも可能になる。

[0079]

図19は本発明に係る半導体集積回路装置の第8実施例を概略的に示すブロック回路図である。

[0080]

図19に示されるように、本第8実施例の半導体集積回路装置では、負荷回路AはRAM(例えば、SRAM:Static Random Access Memory)として構成され、このRAM(負荷回路A)を、例えば、バックアップ待機時等において、動作保証電圧(VDDV)よりも低い電圧(VDDM')で駆動するようになっている。すなわち、nビットの制御信号[n:1]を制御することにより、D/Aコンバータで構成した波形整形回路101の出力電圧をVDDMとし、ソースフォロアとされた電源スイッチ(MT-CMOSスイッチ)Q1のソースから出力される電圧(擬似高電位電源線VDDV)を、負荷回路(RAM)Aの記憶内容の保持のみを保証する電圧(VDDM')として、例えば、バックアップ待機時の消費電力を低減するようになっている。

[0081]

具体的に、例えば、 0.11μ mプロセスで製造したSRAMにおいて、記憶

データを保持するための電圧は、例えば、通常使用時の電源電圧(例えば、1.3V)の半分程度でよいため、バックアップ待機時の電圧を通常使用時の電源電圧の半分程度にすることにより消費電力を低減することができる。なお、負荷回路Aとしては、SRAM等のRAM以外にもフリップフロップ(FF)等であっても、同様に電源電圧を通常使用時の電圧よりも低減して使用することができる。

[0082]

図20は本発明に係る半導体集積回路装置の第9実施例を概略的に示すブロック回路図である。

[0083]

図20に示されように、本第9実施例の半導体集積回路装置では、実電源線(実高電位電源線)VDDおよび擬似電源線(疑似高電位電源線VDDV)を半導体チップ(LSI)の外部に引き出し、電圧測定器401および402により、 それぞれ実電源線VDDおよび擬似電源線VDDVの電圧を測定できるようになっている。これにより、実電源線VDDにおける実際の電圧ドロップの評価、および、MT-CMOS回路のオン抵抗の測定等が可能になり、シミュレーション値との比較および調査等を行うことが可能になる。

[0084]

(付記1) 実高電位電源線と疑似高電位電源線との間に接続された高閾値電圧のNチャネル型MIS電界効果トランジスタ、および、

低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のN チャネル型MIS電界効果トランジスタで構成された負荷回路を備え、

前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、該 負荷回路の第2の電源端子を実低電位電源線に接続することを特徴とする半導体 集積回路装置。

[0085]

(付記2) 付記1に記載の半導体集積回路装置において、前記低閾値電圧の Pチャネル型MIS電界効果トランジスタのバックゲートを前記疑似高電位電源 線に接続すると共に、前記低閾値電圧のNチャネル型MIS電界効果トランジス タのバックゲートを前記実低電位電源線に接続することを特徴とする半導体集積 回路装置。

[0086]

(付記3) 付記1に記載の半導体集積回路装置において、さらに、

前記高閾値電圧のNチャネル型MIS電界効果トランジスタを制御する制御信号を受け取り、該制御信号の立ち上がり波形を緩やかに立ち上がるように整形する波形整形回路を備え、該波形整形回路の出力信号を前記高閾値電圧のNチャネル型MIS電界効果トランジスタのゲートに供給することを特徴とする半導体集積回路装置。

[0087]

(付記4) 付記3に記載の半導体集積回路装置において、前記高閾値電圧のNチャネル型MIS電界効果トランジスタはソースフォロアとされ、前記ゲートに供給される緩やかな立ち上がり波形の前記波形整形回路の出力信号に応じて、該高閾値電圧のNチャネル型MIS電界効果トランジスタのソースに接続される前記疑似高電位電源線の電圧が緩やかに立ち上がることを特徴とする半導体集積回路装置。

[0088]

(付記5) 実高電位電源線と疑似高電位電源線との間に接続され、緩やかに立ち上がる制御信号がゲートに入力されることにより制御される高閾値電圧のNチャネル型MIS電界効果トランジスタ、および、

低閾値電圧のPチャネル型MIS電界効果トランジスタおよび低閾値電圧のN チャネル型MIS電界効果トランジスタで構成された負荷回路を備え、

前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、該 負荷回路の第2の電源端子を実低電位電源線に接続することを特徴とする半導体 集積回路装置。

[0089]

(付記6) 第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、

低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2

導電型MIS電界効果トランジスタで構成された負荷回路、および、

前記高閾値電圧の第1導電型MIS電界効果トランジスタを制御する第1のレベルの制御信号を受け取り、該第1のレベルの制御信号を第2のレベルの制御信号を第2のレベルの制御信号に変換して該高閾値電圧の第1導電型MIS電界効果トランジスタのゲートに供給するレベル変換回路を備え、前記負荷回路の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2の電源端子を第2の実電源線に接続することを特徴とする半導体集積回路装置。

[0090]

(付記7) 付記6に記載の半導体集積回路装置において、前記高閾値電圧の 第1導電型MIS電界効果トランジスタおよび前記レベル変換回路はモジュール 化されていることを特徴とする半導体集積回路装置。

[0091]

(付記8) 付記6に記載の半導体集積回路装置において、前記第1のレベルは前記負荷回路の信号インターフェースレベルであり、前記第2のレベルは該第1のレベルよりも大きなレベルであることを特徴とする半導体集積回路装置。

[0092]

(付記9) 付記6に記載の半導体集積回路装置において、前記第1の実電源線は実高電位電源線であり、前記第2の実電源線は実低電位電源線であり、前記第1の疑似電源線は疑似高電位電源線であり、且つ、前記高閾値電圧の第1導電型MIS電界効果トランジスタは高閾値電圧のNチャネル型MIS電界効果トランジスタであり、

前記高閾値電圧のNチャネル型MIS電界効果トランジスタのドレインを前記 実高電位電源線に接続し、そのソースを前記疑似高電位電源線に接続し、且つ、 そのバックゲートを前記実低電位電源線に接続することを特徴とする半導体集積 回路装置。

[0093]

(付記10) 付記6に記載の半導体集積回路装置において、前記第1の実電源線は実高電位電源線であり、前記第2の実電源線は実低電位電源線であり、前記第1の疑似電源線は疑似高電位電源線であり、且つ、前記高閾値電圧の第1導

電型MIS電界効果トランジスタは高閾値電圧のPチャネル型MIS電界効果トランジスタであり、

前記高閾値電圧のPチャネル型MIS電界効果トランジスタのソースおよびバックゲートを前記実高電位電源線に接続し、且つ、そのドレインを前記疑似高電位電源線に接続することを特徴とする半導体集積回路装置。

[0094]

(付記11) 付記6に記載の半導体集積回路装置において、さらに、

前記レベル変換回路の出力信号を受け取り、該レベル変換回路の出力信号の立ち上がり波形を緩やかに立ち上がるように整形する波形整形回路を備え、該波形整形回路の出力信号を前記高閾値電圧の第1導電型MIS電界効果トランジスタのゲートに供給することを特徴とする半導体集積回路装置。

[0095]

(付記12) 付記11に記載の半導体集積回路装置において、前記高閾値電圧の第1導電型MIS電界効果トランジスタはソースフォロアとされ、前記ゲートに供給される緩やかな立ち上がり波形の前記波形整形回路の出力信号に応じて、該高閾値電圧の第1導電型MIS電界効果トランジスタのソースに接続される前記第1の疑似電源線の電圧が緩やかに立ち上がることを特徴とする半導体集積回路装置。

[0096]

(付記13) 付記6に記載の半導体集積回路装置において、前記レベル変換 回路から前記高閾値電圧の第1導電型MIS電界効果トランジスタまでの信号配 線線上を物理的にシールドすることを特徴とする半導体集積回路装置。

[0097]

(付記14) 付記13に記載の半導体集積回路装置において、該半導体集積 回路装置は多層配線構造を有し、前記シールドは所定の中間配線層に形成され、 該所定の中間配線層の上部配線層に前記負荷回路の信号インターフェースレベル の信号配線が形成されることを特徴とする半導体集積回路装置。

[0098]

(付記15) 付記3または11に記載の半導体集積回路装置において、前記

波形整形回路は、ゲート長が大きく、ゲート幅が小さく、或いは、複数が直列接 続された高閾値電圧の最終段MIS電界効果トランジスタを備えることを特徴と する半導体集積回路装置。

[0099]

(付記16) 付記3または11に記載の半導体集積回路装置において、前記波形整形回路は、ディジタル/アナログ変換器を備えることを特徴とする半導体集積回路装置。

[0100]

(付記17) 付記16に記載の半導体集積回路装置において、前記負荷回路は、メモリ回路を備え、前記ディジタル/アナログ変換器は、該メモリ回路の動作保証電圧よりも低い、記憶内容の保持のみを保証する電圧を出力してバックアップ待機時の消費電力を削減することを特徴とする半導体集積回路装置。

$[0\ 1\ 0\ 1]$

(付記18) 第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、および、

低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2 導電型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路 の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2 の電源端子を第2の実電源線に接続し、且つ、前記第1の疑似電源線をチップの 外部に引き出したことを特徴とする半導体集積回路装置。

[0102]

(付記19) 第1の実電源線と第1の疑似電源線との間に接続された高閾値電圧の第1導電型MIS電界効果トランジスタ、および、

低閾値電圧の第1導電型MIS電界効果トランジスタおよび低閾値電圧の第2 導電型MIS電界効果トランジスタで構成された負荷回路を備え、前記負荷回路 の第1の電源端子を前記第1の疑似電源線に接続すると共に、該負荷回路の第2 の電源端子を第2の実電源線に接続し、且つ、前記第1の実電源線をチップの外 部に引き出したことを特徴とする半導体集積回路装置。

[0103]

【発明の効果】

以上、詳述したように、本発明の半導体集積回路装置によれば、既存のスタンダードセルを使用することができ、また、トリプルウェルに比べコストの安いツインウェルプロセスで製造することができ、そして、従来の半導体集積回路装置に比較してレイアウト面積も小さくすることができる。さらに、本発明の半導体集積回路装置によれば、マクロの電源投入および切断時のノイズを低く抑えて他の回路に誤作動を生じさせないようにすることができる。

【図面の簡単な説明】

【図1】

従来のMT-CMOS技術を用いた半導体集積回路装置の例を概念的に示す回路図である。

【図2】

図1に示す半導体集積回路装置の一例のレイアウトを示す図である。

【図3】

図1に示す半導体集積回路装置の一例の製造プロセスを説明するための模式的 な断面図である。

【図4】

図1に示す半導体集積回路装置の他の例のレイアウトを示す図である。

【図5】

図1に示す半導体集積回路装置の他の例の製造プロセスを説明するための模式 な断面図である。

【図6】

本発明に係る半導体集積回路装置の第1実施例を概念的に示す回路図である。

【図7】

図6に示す半導体集積回路装置の製造プロセスを説明するための模式的な断面図である。

【図8】

図6に示す半導体集積回路装置のレイアウトを示す図である。

【図9】

半導体集積回路装置における電源スイッチ部の構成を説明するための回路図である。

【図10】

本発明に係る半導体集積回路装置の第2実施例を概略的に示すブロック回路図である。

【図11】

本発明に係る半導体集積回路装置の第3実施例を概略的に示すブロック回路図である。

【図12】

図11に示す第3実施例を適用した半導体集積回路装置の構成例を概略的に示す図である。

【図13】

本発明に係る半導体集積回路装置の第4実施例を概略的に示すブロック回路図である。

【図14】

本発明に係る半導体集積回路装置の第5実施例を概略的に示すブロック回路図である。

【図15】

図14に示す半導体集積回路装置を説明するためのチップ配線層の断面図である。

【図16】

本発明に係る半導体集積回路装置の第6実施例を概略的に示す回路図である。

【図17】

図16に示す半導体集積回路装置の動作を説明するための図である。

【図18】

本発明に係る半導体集積回路装置の第7実施例を概略的に示すブロック回路図である。

【図19】

本発明に係る半導体集積回路装置の第8実施例を概略的に示すブロック回路図

である。

【図20】

本発明に係る半導体集積回路装置の第9実施例を概略的に示すブロック回路図である。


【符号の説明】

- 100…モジュール
- 101…波形整形回路
- 102…レベル変換回路
- 200…制御回路(マクロ1)
- 300…負荷回路(マクロ2)
- A, AA~AF…負荷回路(論理回路の一部)
- GND…実低電位電源線
- GNDV···擬似低電位電源線
- PCNT、/PCONT…電力制御線(電力制御信号)
- Q1A, Q1B, Q1D, Q1E…高閾値電圧のPチャネル型MOSFET(高 閾値PMOSトランジスタ)
- Q2, Q3; Q2A, Q2B, Q2C, Q2D, Q2E, Q2F…低閾値電圧の Pチャネル型MOSFET (低閾値PMOSトランジスタ)
- Q4, Q5; Q3A, Q3B, Q3C, Q3D, Q3E, Q3F…低閾値電圧の Nチャネル型MOSFET (低閾値NMOSトランジスタ)
- Q1;Q4A,Q4C,Q4D,Q4F…高閾値電圧のNチャネル型MOSFE T(高閾値NMOSトランジスタ)
- VDD···実高電位電源線
- VDDV…擬似高電位電源線(擬似電源線)

【書類名】


図面


【図1】




【図2】

図 2 図 1 に示す半導体集積回路装置の一例のレイアウトを示す図






【図3】




【図4】



【図5】


図 5



【図6】


図 6

本発明に係る半導体集積回路装置の第 1 実施例を概念的に 示す回路図




러팅 High-Vth NMOSFET 러팅 Low-Vth PMOSFET

【図7】




【図8】




【図9】

図 9 VDD(=0.7V) 半導体集積回路装置における電源スイッチ部の構成を説明するための回路図 (၁) Rdrop { I peak 9 Ipeak↓ Q1P (VPD(=0.7V) (a) Ipeak ځ Q1N

【図10】




【図11】




【図12】

図12

図 11 に示す第 3 実施例を適用した半導体集積回路装置の構成例を概略的に示す図



【図13】



【図14】

図14

本発明に係る半導体集積回路装置の第5 実施例を概略的に示すブロック回路図


外 GND マクロ2(負荷回路) VDDV GND \bigcirc 110 N2, 100 E VDD2 VDD1 一路。 マクロ 1 (制御回路)

出証特2003-3073542


【図15】

図15


図 14 に示す半導体集積回路装置を説明するためのチップ配線層の断面図



【図16】



【図17】




【図18】


図18

本発明に係る半導体集積回路装置の第7実施例を概略的に示すブロック回路図

GND dN9 术 負荷回路 VDD2 \Box VDDV ප් ഗ 100 Z Z 波形整形回路 (D/A コンバータ) dNO 半 VDD1 101 \subseteq IN[n:1]



【図20】





【書類名】 要約書

【要約】

【課題】 従来、MT-CMOSで構成されたリーク電流遮断回路を有する半導体集積回路装置は、レイアウト面積が大きく、既存のセルを使用することができず、或いは、コストの高いトリプルウェルを使用する必要があった。

【解決手段】 実高電位電源線VDDと疑似高電位電源線VDDVとの間に接続された高閾値電圧のNチャネル型MIS電界効果トランジスタQ1と、低閾値電圧のPチャネル型MIS電界効果トランジスタQ2, Q3および低閾値電圧のNチャネル型MIS電界効果トランジスタQ4, Q5で構成された負荷回路Aと、を備え、前記負荷回路の第1の電源端子を前記疑似高電位電源線に接続すると共に、前記負荷回路の第2の電源端子を実低電位電源線GNDに接続するように構成する。

【選択図】 図6



特願2003-204739

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 [変更理由]

1990年 8月24日

新規登録

住 所

神奈川県川崎市中原区上小田中1015番地

氏 名 富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社

.